This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.


Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

THIS PAGE BLANK (USPTO)





国際調査報告

(法8条、法施行規則第40、41条) [PCT18条、PCT規則43、44]

出願人又は代理人 の書類記号 000177X502	今後の手続きについては、国際調査報告の送付通知様式(PCT/ISA/220)		
国際出願番号 PCT/JP00/05849	国際出願日 30.08.00	優先日 (日.月.年) 30.08.99	
出願人 (氏名又は名称) アイピーフレックス株式会社			
国際調査機関が作成したこの国際調査報告を法施行規則第41条(PCT18条)の規定に従い出願人に送付する。 この写しは国際事務局にも送付される。			
この国際調査報告は、全部で5ページである。			
□ この調査報告に引用された先行技術文献の写しも添付されている。 			
1. 国際調査報告の基礎 a. 言語は、下記に示す場合を除くほか、この国際出願がされたものに基づき国際調査を行った。 □ この国際調査機関に提出された国際出願の翻訳文に基づき国際調査を行った。			
b. この国際出願は、ヌクレオチド又ぱアミノ酸配列を含んでおり、次の配列表に基づき国際調査を行った。 この国際出願に含まれる書面による配列表			
□ この国際出願と共に提出されたフレキシブルディスクによる配列表			
□ 出願後に、この国際調査機関に提出された書面による配列表			
出願後に、この国際調査	幾関に提出されたフレキシブルディスクに	よる配列表	
□ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述 書の提出があった。			
□ 書面による配列表に記載した配列とフレキシブルディスクによる配列表に記録した配列が同一である旨の陳述書の提出があった。			
2. X 請求の範囲の一部の調査ができない(第 I 欄参照)。			
3. □ 発明の単一性が欠如している(第Ⅱ欄参照)。			
4. 発明の名称は 🛛 🗓	願人が提出したものを承認する。	,	
_ ×	に示すように国際調査機関が作成した。		
			
5. 要約は 🛛 🖽	願人が提出したものを承認する。		
<u> </u>		第47条 (PCT規則38.2(b)) の規定により 国際調査報告の発送の日から1カ月以内にこ きる。	
6. 要約書とともに公表される図は、 第 <u>5</u> 図とする。区 出願人が示したとおりである。			
#	願人は図を示さなかった。		
<i>‡</i>	図は発明の特徴を一層よく表している。		
	·		

THIS PAGE BLANK (USPTO)

•	国际嗣1	1 01/ 11 00/ 03849	
第1欄	請求の範囲の一部の調査ができないときの意見 (第1ページ	アの 2 の続き)	
法第8条	第3項 (PCT17条(2)(a)) の規定により、この国際調査	E報告は次の理由により請求の範囲の一部について作	
成しなかった。			
1.		調査をすることを要しない対象に係るものである。	
	つまり、		
	•	·	
2. X	請求の範囲 1-5,7 は、有意義な国際調査を	することができる程度まで所定の要件を満たしてい	
65	ない国際出願の部分に係るものである。つまり、		
	1. 請求の範囲1-5は、プログラム製品であ	るが、「製品」という技術範囲の明確で	
	ない用語を用いているために、請求の範囲1-	5に係る発明を明確に把握することがで	
	きない。	·	
<u>.</u> П	請求の範囲は、従属請求の範囲であ	ってPCT規則6.4(a)の第2文及び第3文の規定に	
3.	従って記載されていない。		
		·	
第Ⅱ欄	発明の単一性が欠如しているときの意見 (第1ページの30)続き)	
,			
次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。			
•	•		
	The state of the s	જીમ ા મું કુલ	
	Control of the contro	4) (1)	
	•		
		. 4	
	·		
	•		
1. \square	出願人が必要な追加調査手数料をすべて期間内に納付したの	で、この国際調査報告は、すべての調査可能な請求	
	の範囲について作成した。		
2.	追加調査手数料を要求するまでもなく、すべての調査可能な	は請求の範囲について調査することができたので、追	
	加調査手数料の納付を求めなかった。	•	
~ C	出願人が必要な追加調査手数料を一部のみしか期間内に納付	+1 なかったので、この国際調本部生は、毛粉料の納	
3. 📙	出願人か必要な追加調査手致科を一部のみしか期間がにおい 付のあった次の請求の範囲のみについて作成した。	」しながうためて、この国际胸重採品は、子数行りが	
	何のあつに外の請求の範囲のみにういて呼吸した。	•	
		,	
		• •	
4.	出願人が必要な追加調査手数料を期間内に納付しなかったの	つで、この国際調査報告は、請求の範囲の最初に記載	
	されている発明に係る次の請求の範囲について作成した。		
	•		
	•		
追加調査手数料の異議の申立てに関する注意			
19川湖1	計数料の異識の甲立てに関する住息追加調査手数料の納付と共に出願人から異議申立てがあった。	ot.	
	MANAMAR MATTER	yr, 	

追加調査手数料の納付と共に出願人から異議申立てがなかった。

THIS PAGE BLANK (USPTO)



第1欄 2. の続き

2. 請求の範囲7は、プログラムが埋め込まれている伝送媒体であるが、そもそも伝送媒体とプログラムの関係を何ら規定するものではなく、伝送しているプログラムでは物としての伝送媒体は特定されないため、請求の範囲7に係る発明を明確に把握できない。

THIS PAGE BLANK (USPTO)

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2001 年3 月8 日 (08.03.2001)

PCT

(10) 国際公開番号 WO 01/16711 A1

(51) 国際特許分類7:

(21) 国際出願番号:

PCT/JP00/05849

G06F 9/30, 9/38

(22) 国際出願日:

2000年8月30日 (30.08.2000)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願平11/244137 1999年8月30日(30.08.1999) JI

- (71) 出願人 /米国を除く全ての指定国について): アイピーフレックス株式会社 (IP FLEX INC.) [JP/JP]; 〒150-0021 東京都渋谷区恵比寿西一丁目16番6号 Tokyo (JP).
- (71) 出願人 および
- (72) 発明者: 佐藤友美 (SATO, Tomoyoshi) [JP/JP]; 〒305-0046 茨城県つくば市東2丁目18番地10 ルーミつくば 31号202 Ibaraki (JP).

- (74) 代理人: 今井 彰(IMAI, Akira); 〒390-0811 長野県 松本市中央1丁目4番20号 日本生命松本駅前ビル8階 Nagano (JP).
- (81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
- (84) 指定国 (広域): ARIPO 特許 (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, Fl, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).


添付公開書類:

- 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: PROGRAM PRODUCT AND DATA PROCESSOR

(54) 発明の名称: プログラム製品およびデータ処理装置



(57) Abstract: An input and/or output interface of at least one of processing units constituting a data processor is specified independently of the timing at which the processing unit performs a processing, and hence various data paths are defined at the program level by processing units. Thus complex data processings are flexibly performed at high rate by hardware without using various dedicated circuits specialized for the data processings.

WO 01/16711 A1



(57) 要約:

データ処理装置を構成する複数の処理ユニットのうちの少なくとも1つの処理ユニットの入力および/または出力インタフェースを、その処理ユニットにより処理を実行する時期とは別に、独立して指示し、複数の処理ユニットにより種々のデータパスをプログラムレベルで定義できるようにする。この発明により、複雑なデータ処理に対し、それらのデータ処理に特化した多種多様な専用回路を用いなくても、それぞれのデータ処理をフレキシブルに、ハードウェアにより高速に実行することが可能となる。

WO 01/16711 PCT/JP00/05849

1

明 細 書

プログラム製品およびデータ処理装置

5 技術分野

本発明は、マイクロコードなどにより記述されたプログラム製品、およびそのプログラムを実行可能なデータ処理装置に関するものである。

10 背景技術

15

20

25

汎用的な処理および専用的なデジタルデータの処理を行う装置として、マイクロプロセッサー(MPU)、デジタル・シグナルプロセッサー(DSP)といった演算機能を内蔵したプロセッサ(データ処理装置あるいはLSI)が知られている。これらの性能向上に大きく貢献したアーキテクチャ要素として、パイプライン化技術、スーパー・パイプライン化技術、スーパー・スケーラ化技術、VLIW技術、特化型データパス(専用命令)を挙げることができる。さらに、分岐予測やレジスタバンク、キャッシュ技術等も挙げることができる。

VLIW技術は、予めデータパスを並列実行可能なように構成しておき、コンパイラがこの並列実行を高めるように、最適化を行い目的のVLIW命令コードを生成するという考え方であり、極めて合理的な考え方を採用している。これにより、スーパー・スケーラのように1つ1つの命令の並列実行の可能性をチェックする回路が不要なので、並列実行を行うハードウェアの実装手段としては、極めて有望とされているものである。しかしながら、画像処理や特殊データ処理を必要とするアプリケーションの処理を用途とするプロセッサを考えると、VLIWも最適な解決策とはならない。特に演算結果の連続処理を要求されるような用途では、汎用レジスタにデ

WO 01/16711

5

10

15

20

25

ータを抱えながらの演算やデータ処理には限界があるからである。 これは従来のパイプライン技術でも同様である。

一方、各種のマトリックス計算やベクトル計算等は、専用回路によりこれを実現した方が高い性能を得られることは過去の経験から良く知られている。このため、現在、世界最高性能を目指す最先端の実装技術では、VLIWをベースにアプリケーションの目的に応じて、各種の専用演算回路を実装して、最高性能を目指すという考え方が主流になりつつある。

しかしながら、VLIWは、プログラムカウンタ近傍の並列処理 実行効率を改善する技術であり、例えば2つ以上のオブジェクトを 同時に実行したり、2つ以上の関数を実行するにはあまり有効な手 段とはならない。また、各種の専用演算回路を実装することはハー ドウェアが増加することとなり、その一方で、ソフトウェアのフレ キシビリティーが低下することを意味する。

FPGA(Field Programmable Gate Arrays)のようにトランジスタ間の接続を変更可能なアーキテクチャは、ある程度動的に制御できるものであり、各種の専用演算回路を実現することも可能である。しかしながら、FPGA自体は、ハードウェアをダイナミックに変更するには時間がかかり、また、その時間を短縮するためのハードウェアが必要となる。このため、アプリケーションの実行中にハードウェアを動的に制御することは難しく、さらに、経済的な解であるとも言えない。すなわち、FPGAの再構成情報を二面以上のRAMに保持し、バックグラウンドで実行する事により、見かけ上短い時間で動的なアーキテクチャ変更を行う方式も可能であるが、もし、数クロック以内にこの再構成を行う事を可能とするためには、考えられる組み合わせの数の再構成情報を全て格納するRAMを実装する必要があり、これは、本質的にFPGAの再構成時間が大きく掛かるという経済的な問題を一切解決していない。また、FPGAが、本来ハードウェアのゲートに注目したマッピングを効率良く

10

15

20

25

実現しようとするために抱えている問題、即ち実用上のAC特性の 悪さをについては、当面解決出来そうも無い。

そこで、本発明においては、複雑なデータ処理に対し、それらの データ処理に特化した多種多様な専用回路を用いなくても、それぞれのデータ処理をフレキシブルに、そして高速に実行可能なシステム、すなわち、プログラム製品と、それを実行可能なデータ処理装置およびその制御方法を提供することを目的としている。さらに、アプリケーションの実行中でもハードウェアを動的に制御することを可能とし、ソフトウェアレベルのフレキシビリティーをハードウェアレベルで実現し、様々なデータ処理を高速で実行可能であり、さらに経済的なデータ処理装置およびその制御方法、さらにはプログラム製品を提供することを目的としている。

発明の開示

このため、本発明においては、複数の処理ユニットを有するデータ処理装置を制御するプログラム製品として、少なくとも1つの処理ユニットの入力および/または出力インタフェースを、処理ユニットにより処理を実行する時期とは独立して指示し、処理ユニットにより構成されるデータパスを定義するデータフロー指定命令を有するプログラム製品あるいはプログラム装置を提供する。このプログラムは、データ処理装置が読み取り可能なROMあるいはRAMなどの記録媒体に記録して提供でき、また、コンピュータネットワークあるいはその他の通信を介して伝送可能な伝送媒体に埋め込んで提供することも可能である。

そして、本発明のプログラム製品により、入力および/または出力インタフェースを変更可能な複数の処理ユニットと、少なくとも1つの処理ユニットの入力および/または出力インタフェースを、処理ユニットにより処理を実行する時期とは独立して、別に指示するデータフロー指定命令をフェッチ可能なユニットと、データフロ

一指定命令をデコードし、処理ユニットの入力および/または出力インタフェースを設定し、複数の処理ユニットによるデータパスを構成可能なデータフロー指定ユニットとを有する、本発明のデータ処理装置を制御することが可能となる。このため、複数の処理ユニットの組み合わせからなるデータパスをプログラムで変更し、様々なデータ処理を、その処理に適したハードウェア、すなわち、データパスあるいはデータフローで実行することができる。

5

10

15

20

25

また、入力および/または出力インタフェースを変更可能な複数の処理ユニットを有する本発明のデータ処理装置の制御方法においては、少なくとも1つの処理ユニットの入力および/または出力インタフェースを、処理ユニットにより処理を実行する時期とは独立して指示するデータフロー指定命令をフェッチする工程と、データフロー指定命令をデコードし、処理ユニットの入力および/または出力インタフェースを設定し、複数の処理ユニットによるデータパスを構成するデータフロー指定工程とを有する。

従来は、複雑なデータ処理は、専用回路を用意し、その専用回路を用いる専用命令化するしか対応方法が無くハードウェアコストが増大する。これに対し、本発明のシステム、すなわち、プログラコとの制御方法においては、論理演算によいては、論理演算によいては、論理演算によいとなる。となって、イプライン制御やデータパス制御の構造を命令セット、するなって、アログラム製品の中に取り込むことが可能となる。したがつて、様々なデータ処理を、プログラムで記述し、それに適したハードウェアで実行することが可能となり、ソフトウェアの知理をできる。さらに、これらのデータパスは主要な処理をよいは汎用的な処理の実行を中止させないで実現することが可能といいに、アプリケーションの実行中に動的にハードウェアを変更するとが容易に実現できる。

10

15

- 20

25

さらに、本発明は、プログラムカンタの近傍の並列処理を実行だけでなく、2つ以上オブジェクトの同時擬似実行や2つ以上の関数の同時擬似実行に有効な手段を提供することになる。つまり、従来の命令セットでは、2つ以上のコンテキストの異なるデータ処理やアルゴリズム実行等の、それぞれ離れたプログラムカウンタに基づく処理が同時に起動ができなかったのに対し、本発明においてはデータフロー指定命令を用いてデータフローを適当に定義することにより、プログラムカウンタにかかわらずに処理を実行することが可能となる。

したがって、本命令セットを用いると、並列処理に対して、予め アプリケーション側から見て性能向上に有効と思われるデータパス をソフトウェアから組み込むことが可能であり、それにより実現さ れたデータパス(データフロー)を必要に応じて、さらにソフト ウェアから命令レベルで起動することができる。このデータパスは、 特定の目的に対応したデータ処理だけでなく、一般のステートマシ ンを起動するような目的にも使用可能なので、極めて自由度が高い。 そして、本発明においては、データフロー指定命令により処理ユ ニットのインタフェースを指示することにより、処理ユニットの組 み合わせによるデータパスを変更できるようにしている。このため、 FPGAのようにトランジスタ間の接続を変更するアーキテクチャ と異なり、適当な、あるいは特定のデータ処理機能を備えた処理ユ ニット間のインタフェースを切り替えるだけデータパスを定義でき るので、短時間でハードウェアを再構成することができる。さらに、 本発明のデータ処理装置は、FPGAのようにトランジスタレベル での汎用性を要求するアーキテクチャではないので、実装密度も向 上でき、コンパクトで経済的なシステムLSIなどのデータ処理装 置を提供できる。さらに、冗長な構成を削減することができるので、 処理速度も高速化でき、AC特性も向上する。

このように、本発明のプログラム、データ処理装置およびその制

WO 01/16711 PCT/JP00/05849

6

御方法においては、データ処理装置に含まれる少なくとも1つの処理ユニットのインタフェースを規定する命令を記載あるいは記述することにより、データフロー指定を行うことが可能となる。これにより、データパスの独立性を高めることが可能となり結果的にデータフロー指定を別命令プログラムを実行しながら行ったり、アイドル状態にあるデータ処理装置の内部のデータパスを、外部の他のデータ処理装置あるいは同一チップ内の他のデータ処理系統において実行されている緊急度の高い処理のために貸し出すことも許すような構造を容易に提供することが可能となる。

5

10

15

20

25

さらに、データフロー指定命令によりデータパスを組み合わせて 構成可能な処理ユニットの処理内容を変更できることが望ましい。 すなわち、データフロー指定ユニットおよびデータフロー指定工程 においては、データフロー指定命令により、処理ユニットの処理内 容を変更可能であることが望ましい。これにより、処理ユニットを 組み合わせて構成するデータパスのフレキシビリティーを向上でき、 より多くのデータ処理を少ないハードウェア資源でデータフロー型 の処理に持ち込み、高性能化することができる。

個々の処理ユニットにFPGAのアーキテクチャを採用することが可能である。しかしながら、ハードウェアをダイナミックに変更するには時間がかかり、また、その時間を短縮するためのハードウェアが必要となることは上述した通りである。このため、アプリケーションの実行中に処理ユニット内部のハードウェアを動的に制御することは難しい。すなわち、仮に、複数のRAMをバンク構成にして、瞬時に切り換える方式にしたとしても、数クロック〜数十クロック単位での切り換えを実現する為には、相当数のバンク構成が必要となり、基本的にFPGA内部のマクロセルーつが独立してプログラム構成可能な構造にすると同時に、この切り換えタイミングを検出し、プログラムによる制御機構を持たせる必要がある。しかし、このような構成に対応するには現状のFPGAでは不十分

10

15

20

25

であり、さらに、適当なタイミングで切替を指示するために新しい 命令制御機構が必要となる。

このため、本発明においては、処理ユニットとして、特定の内部 データパスを備えた回路ユニットを採用することが望ましい。すな わち、ある程度コンパクトなデータパスを備えた処理ユニットをテ ンプレート的に用意しておき、そのデータパス間の組み合わせを指 示してデータフロー型の処理に持ち込むと共に、データフロー指定 命令により、処理ユニットの内部データパスの一部を選択して処理 ユニットの処理内容を変更することにより、さらにフレキシブルに、 そして短時間にハードウェアを再構成できる。

たとえば、処理ユニットに、少なくとも1つの論理ゲートと、この論理ゲートと入出力インタフェースを接続する内部データパスとを設けておくことにより、入出力されるデータの順番を変えたり、論理ゲート間の接続あるいは選択を変えることにより処理ユニットの処理内容を変更できる。そして、トランジスタレベルで回路を再構成するFPGAに比較すると、予め用意された内部データパスを使用するので、冗長なってのおいまで、知用意された内部データパスを使用するので、冗長なっての路要素は少なく、トランジスタの面積利用効率も高い。したが一タスを構築でき、AC特性も高い。このため、本発明において、実装密度も高く、経済的である。さらに、あ速処理に過したデータパスを構築でき、AC特性も高い。このため、本発明において、アクフロー指定命令により、データフロー指定ユニットの内部データパスの一部を選択可能とすることが望ましい。

さらに、データフロー指定命令により設定された各処理ユニットのインタフェースを保持するスケジュールを管理するように、データフロー指定ユニットは処理ユニットのインタフェースを管理するスケジューラとしての機能を備えていることが望ましい。例えば、ある一定時間だけ、マトリックス計算を行い、その後にフィルター

10

15

20

25

処理を行う場合は、予めそれらの処理に必要なデータ処理装置内部の処理ユニット間の接続を指定し、時間を計数するカウンターを使ってこれを実現する事が出来る。計数カウンターを別の比較回路や外部イベント検出器に置き換える事で、より複雑で柔軟性のあるスケジューリング処理を実現可能となる。

また、データフロー指定命令により、複数の処理ユニットにより 構成される処理ブロックの入力および/または出力インタフェース を規定できるようにすることが望ましい。複数の処理ユニットの ンタフェースを1つ命令で変更可能とすることにより、複数の処理 ユニットが関連するデータパスの変更が1命令で処理することが きる。したがって、データフロー指定ユニットあるいは工程では、 データフロー指定命令により、複数の処理ユニットにより構成される 処理ブロックの入力および/または出力インタフェースを変更可能であることが望ましい。

さらに、処理ブロックの入力および/または出力インタフェースを規定する複数のコンフィグレーションデータを格納したメモリを設け、データフロー指定ユニットあるいは工程においては、データフロー指定命令によりメモリに格納された複数のコンフィグレーションデータの1つを選択し、処理ブロックの入力および/または出力インタフェースを変更できるようにすることが望ましい。データフロー指定命令によりコンフィグレーションデータを指定できるようにすることにより、命令自体は冗長にせずに複数の処理ユニットのインタフェースの変更をプログラムから制御することができる。

図面の簡単な説明

図1は、データフロー指定命令を含む命令セットの概要を示す図 である。

図2は、図1に示す命令セットのYフィールドをさらに詳しく説明する図である。

10

15

20

図3は、図1に示す命令セットを実際に用いた簡単な例を示す図である。

図4は、図3に示す命令セットによりデータがレジスタに格納される様子を示す図である。

図5は、本発明の命令セットを実行可能なデータ処理装置を示す 図である。

図 6 は、従来の C P U あるいは D S P で実行可能なサンプルプログラムである。

図7は、本発明にかかる制御ユニット用のプログラム例である。

図 8 は、図 7 に示すプログラムを本発明にかかる命令セットの実 行プログラムにコンパイルした例を示す図である。

図9は、本発明にかかる制御ユニット用の異なるプログラム例である。

図10は、図9のプログラムにより構成されたデータフローを示す図である。

図11は、データフローが指定可能なデータ処理装置の異なる例 を示す図である。

図12は、データパスが変更される例を示す図である。

図13は、本発明の命令セットによりデータ処理を実行可能なデ ータ処理装置の概略構成を示す図である。

図14は、テンプレートの組み合わせを変えて異なる専用回路を 構成する様子を示す図である。

図15は、テンプレートの一例を示す図である。

25 発明を実施するための最良の形態

以下に図面を参照して、本発明をさらに詳しく説明する。図1に、本発明にかかるデータフロー指定命令を記述するのにて適した命令セット(命令フォーマット)の構成を示してある。この命令セット (DAP/DNAの命令セット) 10は、第1のフィールドである

WO 01/16711

5

10

15

20

25

命令実行基本フィールド(Xフィールド)11と呼ばれる部分と、 次の命令実行の効率化を図ることができる第2のフィールドである 次命令実行準備サイクル(追加フィールドあるいはYフィールド) 12と呼ばれる2つのフィールドを備えている。命令実行基本フィールド(Xフィールド)11は、加減演算、論理和、論理積、比較などのデータの演算、および分岐などのその他の各種のデータ処理の内容を指定し、その結果が格納される先(ディスティネーションけるために実際に実行される命令の情報しか含まない。一方、追加フィールド(Yフィールド)12は、同一の命令セットのXフィールド11の実行命令とは独立した命令(情報)が記述可能であり、たとえば、次の命令の実行準備サイクルに割当てられる。

さらに詳しく命令セット10を説明すると、Xフィールド11は、算術論理演算ユニットなどの処理ユニットに対する命令操作あるいは実行命令(Execution ID)を記述する実行命令フィールド15と、Yフィールド12の有効/無効およびYフィールド12で示す準備命令のタイプを示すフィールド(タイプフィールド)16と、ディスティネーションのレジスタを示すフィールド17とを備えている。タイプフィールド16の内容は、Yフィールド12に関連したものであり、Xフィールド11の他のフィールドの内容とは独立して、別に定義できることは上述した通りである。

また、Yフィールド12は、タイプフィールド16によって規定される準備情報が記述される。このYフィールド12に記述される準備情報は、演算または他のデータ処理を実行可能な状態にするための情報であり、図2に具体的な幾つかの例を示してある。先ず、TYPEフィールド16はXフィールド11に含まれているが、実行命令フィールド15とは独立あるいは無関係に記述できる。そして、Yフィールド12には、アドレスID(AID)21と、それによって利用目的が規定されるアドレス情報22を記述するアドレ

10

15

20

25

ス情報フィールド26として利用することができる。このYフィールド12に記述されたアドレス情報は、レジスタあるいはバッファとメモリ(レジスタファイルを含む)との間のリードおよびライトに用いられ、DMAのようにブロック転送も可能な構成になっている。さらに、分岐命令を実行したときの分岐先を示すアドレス(フェッチアドレス)、並列実行するときのスタートアドレスなどの情報もYフィールド12に記述することができる。

また、レジスタタイプの命令、たとえば、算術演算あるいはその他の論理演算命令(MOVE、メモリーリード/ライトなども含む)に対してソース側となるレジスタ情報あるいは即値(イミーディエイト)を規定する情報23もYフィールド12に記述することができる。すなわち、Yフィールド12を以降の実行命令のためのソースを規定するフィールド27として利用することができる。

さらに、Yフィールド12には、算術論理演算ユニット(ALU)あるいは他のデータ処理ユニット、たとえば所定のデータパスを備えた処理ユニット(以降においてはテンプレート)のインタフェース(ソース、ディスティネーション)および処理内容の組みでのもせを規定するデータフロー指定命令25も記述することが可可に、それらのパイプライン(データフローあるいはデータパス)を定義するためのフィールド28として利用することができる。もちろん、Yフィールド12には、そのデータフローをスタートする情報および終了するでは、そのデータフローをスタートする情報および終了するできるフィールド12を用いてリコンィグラブルなデータソフィールド12を用いてリコンフィグラブルなデータフローにより、コードRAMからコードをフィーとのプログラムカウンタとは独立した処理を行うことができる。

以下ではXフィールド11およびYフィールド12に実行命令あるいは準備命令が記載あるいは記述された例を説明するが、これら

10

15

20

25

のフィールドに命令を記述せず(NOPを記述し)、Xフィールド 1 1 あるいは Yフィールド 1 2 だけが意味を持つような命令セット も可能である。さらに、ニーモニックな実行命令と、データフロー 指定命令が混在した命令セットを備えたプログラム製品も可能であ り、データフロー指定命令が連続して記述されたプログラム製品も 可能である。そして、記述される形態は問わずに、データフロー指 定命令を含むプログラム製品あるいはそのプログラムを記録した記 録媒体なども本発明の範囲に含まれる。

図3に、本例の命令セット10の簡単な例を示してある。 j - 1 番目の命令セット10であるT(j - 1)は、そのXフィールド11のタイプフィールド16に、同一の命令セットのYフィールド12に32ビットのイミーディエイトが記述されていることが示されている。そして、その命令セットT(j - 1)のYフィールド12には、イミーディエイトとして「#00001234H」が記載されている。次のj番目の命令セットT(j)には、Xフィールド11の実行命令フィールド15にMOVEが記述され、ディスティンョンフィールド17にレジスタR3が記載されている。このため、このj番目の命令セットT(j)をフェッチすると、制御ユニットのALUは、前の命令フィールドT(j - 1)に定義されたイミーディエイト「#00001234H」をレジスタR3に格納する。

このようにして、本例の命令セット10(以降では、 j 番目の命令セット10を命令セットT(j)で示す)では、実行命令が記述された命令セットT(j)の前の命令セットT(j ー1)によりその実行命令の準備が行われる。したがって、命令セットT(j)だけでは制御ユニットを構成するALUが実行する処理内容は判らないが、2つの命令セットT(j ー1)およびT(j)によりALUが実行する処理内容は一義的に決定される。また、命令セットT(j ー1)の実行命令フィールド15には、その命令セットのYフィ

10

15

20

25

ールド12とは独立して命令セットT (j-1)の前の命令セットのYフィールド12により準備された処理を実行する命令が記述されている。さらに、命令セットT (j)のタイプフィールド16およびYフィールド12には、次の命令セットの実行命令フィールドに記述された実行命令の準備をする情報が記述されている。

本例では、ある実行命令が X フィールド 1 1 に記述された命令セット T (j) の直前の命令セット T (j-1) の Y フィールド 1 2 に、その実行命令の準備情報(準備命令)が記述されている。すなわち、準備命令のレイテンシーが 1 クロックの例となっているが、準備情報が記述される命令セットは、直前の命令セットにかぎられるものではない。例えば、複数の A L U を備えた制御ユニットの制御プログラム、あるいは後述するデータフロー制御を目的とする準備命令などであれば直前の命令セットである必要はない。準備命令によってセットされた A L U の状態(環境あるいはインタフェース)あるいはテンプレートの構成が、その準備命令に対応する実行命令を備えた命令セットがフェッチされて実行されるまで保持されるのであれば、実行命令を備えた命令セット 1 0 の数命令前の命令セット 1 0 の Y フィールド 1 2 で準備命令を記述できる。

図4に、図3に示した命令セットによりレジスタとして機能するレジスタファイルあるいはメモリに値が格納される様子を示してある。プロセッサがjー1番目の命令セットT(jー1)をフェッチして、そのYフィールド12の準備命令によりイミーディエイト「#00001234H」がプロセッサのALUのソース側のレジスタDP0.Rにラッチされる。そして、プロセッサが次のj番目の命令セットT(j)をフェッチし、そのXフィールド11の実行命令であるMOVEを実行するサイクルでバッファ29bにストアされる。その後、メモリまたはレジスタファイル29aのレジスタR3のアドレスにバッファ29bの値が格納される。したがって、格納先がレジスタではなくメモリであっても、本例の命令セット10

WO 01/16711

5

10

15

20

25

PCT/JP00/05849

を用いると、準備情報に基づく処理を実行命令に先立って行うことにより、実行命令のサイクルでデータをロードあるいはストアすることができる。

図5に、本例の命令セット10により処理内容が記述されたプログラムを実行可能な制御ユニット30を備えたプロセッサ(データ処理装置)38の概略構成を示してある。本例の命令セット10を具備したマイクロコードあるいはマイクロプラム18はコードROM39に記憶されている。制御ユニット30は、コードROM39からマイクロプラムの命令セット10をプログラムカウンタによって随時フェッチするフェッチユニット31と、フェッチれた命令セット10のXフィールド11をデコードしてALU34の処理内容を決定あるいはアサートすると共に、ALU34の論理演算結果をディスティネーションのレジスタ34dを選択してラッチする機能を備えた第1の実行制御ユニット32を備えている。

さらに、制御ユニット30は、フェッチされた命令セット10の Yフィールド12をXフィールド11のタイプフィールド16の情報に基づいてデコードし、演算処理ユニット(ALU)34のソース側のレジスタ34sを選択する機能を備えた第2の実行制御ユニット33を備えている。この第2の実行制御ユニット33は、タイプフィールド16の情報を除き、Yフィールド12の命令あるでは情報をXフィールド11の内容とは独立して解釈することができる。第2の実行制御ユニット33は、さらに、Yフィールド12に記述された情報がデータフローを規定するものであれば、ALU34のソース側およびディスティネーション側の選択あるいは設定、すなわち、ALU34のインタフェースを決定し、さらに、その大態を所定のクロックあるいは解除の指示があるまで連続的に保持する。機能も備えている。また、Yフィールド12の情報がデータフローを規定する場合は、この第2の実行制御ユニット33は、さらに、ALU34の処理内容も決定し、その状態を所定の期間保持する。

10

15

20

25

本例の制御ユニット30は、さらに、このような実行制御ユニット32および33と、ALU34の組み合わせを複数備えており、これらによって様々な処理が実行できるようになっている。したがって、本例の制御ユニット30をコアあるいは周辺回路として画像データを高速で処理するようなDSP、汎用のデジタル処理を高速で行えるCPUあるいはMPUなどを構成することが可能である。

図6ないし図9に、本例の制御ユニット30で実行するプログラムの一例を示してある。図6に示したサンプルプログラム41は、従来のCPUあるいはDSPで実行可能なように作成した例である。このプログラムは、#STARTのアドレスから始まるテーブルから最も大きな値を抽出し、最終データであることを示す#ENDを検出すると終了するプログラムである。

図7に記載したプログラム42は、図6と同じ処理を本発明にかかる命令セットを実行可能な制御ユニット30に適したプログラムに変換したものであり、2命令を1つの命令セットで実行できる例を示してある。図7に示したプログラムは、コンパイラを通して本発明にかかる命令セットの実行プログラムに変換され、制御ユニット30で実行される。

図8にコンパイルされたプログラム43を示してある。このプログラム43と、プログラム42とを比較すると判るように、第1の番目の命令セット10のYフィールド12で2番目の命令セット10の実行命令15の準備が行われる。すなわち、タイプフィールド16に準備情報としてイミーディエイトがYフィールド12に記述されていることが示されており、Yフィールド12をデコードした第2の実行制御ユニット32によりイミーディエイトがALU34のソースとなるキャッシュあるいはレジスタに提供される。そして、2番目の命令セット10を実行するときは、その実行命令を行う準備が整ったALU34に対し実行命令15を行うことができる。すなわち、ディスティネーションフィールド17に規定されたレジス

10

15

20

25

タに対し、実行命令フィールド15のMOVE命令を単に実行するだけになる。

このように、本発明の命令セットによれば、実行命令と、その実行命令を行うためのインタフェースなどを記述した準備命令とを分離することができ、さらに、準備命令を実行命令に先立ってフェッチされる命令セットに記述して処理することができる。したがっるをなの命令セットに記述された実行命令を行うときは、ALU34のソース側にデータがリードされているので純粋に算術を合だが向とうになる。このため、AC特性が良く、実行間波数中でがイプラインと同様に、命令フェッチ、レジスタデコード、処理実行などを段階的に行うことが可能であり、スループットも同述である。また、本例のプログラムは2命令を1命令セットに記述する。また、本例のプログラムは2命令を1命令セットに記述する。になっているので、VLIWと同様にプログラムカウンタの近傍の複数の命令を並列実行することにより処理速度を向上できる。

さらに、4番目の命令セットの実行命令フィールド15には条件 分岐が記述されており、その分岐先のアドレスは、この命令セット に先行する3番目の命令セットのYフィールド12に記述されている。したがって、4番目の命令セットを実行する際に、あるいはそれに先立って、4番目の命令セットを実行する際に、あるいはそれに先立ってカレジスタに分岐先のアドレスをセットを フェッチあるいは実行することができる。さらには、分岐条件が成立したときにペナルティなく分岐先の命令セットを フェッチあるいは実行することができる。さらには、分岐先の令令を をプリフェッチしておくことも可能であり、分岐先の令を実行する準備を事前に整えておくことも可能となる。したがって、可能 岐先の命令であっても1クロックの無駄もなく実行することができる。

図9には、さらに、命令セット10のYフィールド12を用いて データフロー指定命令25を記述した本発明のプログラム44を示 してある。このようなデータフロー指定命令25を有するプログラ

10

15

20

25

PCT/JP00/05849

ム製品 1 8 が R O M 3 9、 R A M あるいは他の適当なデータ処理装置で読取可能な記録媒体に記憶されて提供される。また、ネットワーク環境で交換される伝送媒体にプログラム製品 4 4 あるいは 1 8 を埋め込んで流通することも可能である。

17

このプログラム44に記述されたデータフロー指定命令25の内、DFLWIは、データフローの初期設定を行う命令であり、DFLWCはデータフロー(データパス)を構成する演算処理ユニット34の接続情報(インタフェースの情報)および処理内容を規定する命令である。また、DFLWTはデータフローの終了条件を規定する命令であり、最後に、このようにして定義されたデータフローにデータを入力して処理を行うDFLWSが記述されている。これらのデータフロー指定命令25は、Yフィールド12に準備情報として記述され、第2の実行制御ユニット33でデコードされ、処理ユニット34でデータ処理を行うための構成(コンフィグレーション)がセットされる。

図9に示した本例のプログラム44を実行する際には、プログラムのデータフロー指定にしたがって第2の実行制御ユニット33がデータフロー指定ユニットとして機能し、データフロー指定エモにしたがった制御を行う。すなわち、フェッチユニット31でフェッチされたデータフロー指定命令25をデコードし、処理ユニット34の入力および/または出力インタフェースを、その処理ユニット34の実行する時期とは独立して設定する。さらに、データフロー指定命令25によっては、処理ユニット25の処理内容も規定あるいは変更する制御を行う。また、第2の実行制御ユニット33は、スケジューラ36としても機能し、各処理ユニット34のインタフェースを維持するスケジュールを管理する。

このため、図10に示すように、スケジューラ36として機能する第2の実行制御ユニット33により、3つの演算処理ユニット34のインタフェース(入出力)と、その処理内容が規定され、その

WO 01/16711

5

10

15

20

25

状態あるいはコンフィグレーションが終了条件が成立するまで保持される。したがって、これらの演算処理ユニット34により構成されるデータフローあるいはデータパスにより、プログラムカウンタとは独立して次々と図6に示した処理と同じ処理が進行する。すなわち、データフロー指定を行うことにより、3つの演算処理ユニット34によって制御ユニット30の中に、その処理のための専用回路が事前に設けられた状態となり、プログラムカウンタの制御から外れて最大値を求める処理を実行することができる。そして、DP1.R1と#ENDが同じになることをDP1.SUBとしての機能を果たすALU34で判断するとデータフローが終了する。

したがって、図9から判るように、データフローを定義することにより分岐命令を用いずに図6あるいは図7に記載されたプログラムを同じ処理を実行することができる。このため、汎用の制御ユニット30でありながら、専用回路を備えた制御ユニットと同様に特定の処理を非常に高速に効率良く行うことが可能となる。

本発明にかかる命令セットおよび制御ユニットにより、様々な処理を行うデータフローあるいは疑似データフローを制御ユニットにより、様々な小に設けることができる。これらのデータフローはテンプレートとして他の処理あるいは他のプログラムにも適用できるものの理にあり、一クルであるいは他のプログラムあるいは他のルードウェアを開いても実現でき、それを他のプログラムあるして、方なアークを複数設定することも可能であり、マルチコマンドストウェアを用いて制御ユニットの中に定義するとなり、その実行内容をプログラミングにより自由に制御できる。

図11に、データフロー指定命令25を有するプログラム41に より制御できるデータ処理装置の異なる例を示してある。このデー タ処理装置40はシステムLSIとして実現可能なものであり、プログラム41が記録されたコードRAM39と、このコードRAM39から命令をフェッチ可能なフェッチユニット42とを備えている。本例のフェッチユニット42は、データフロー指定命令25ローデコーダ(DFDEC)42bと、データフロー指定命令25ローデコーダ(DFDEC)42bと、データフロー指定命令25以外の一般命令をデコードするデコーダ42aとを備えている。したがって、このデータ処理装置40を制御するプログラム41は、データフロー指定命令25とその他の汎用命令とが混在したものであっても良いし、あるいは、データフロー指定命令25を備えたプログラムと、その他の汎用命令からなるプログラムとをコードRAM41に用意し、適当な方法で同期しながら命令をフェッチできるようにすることも可能である。

5

10

15

20

25

汎用命令は、汎用のデコーダ42aによりデコードされ、そのデコードされた信号φρが、ALUおよびレジスタなどを備えた組込型の汎用プロセッサ43に供給され、実行される。一方、データフロー指定命令25は、DFDEC42bによりデコードされ、そのデコードされた信号φfはデータフロー処理ユニット(DFU)45に供給され、処理される。

本例のDFU45は、複数のデータ処理ユニット(DPU)46が用意されている。各々のDPU46はFPGAによりデータパスが形成されており再構成可能な処理ユニットとなっている。このため、DPU46は、FPGA46cと、このFPGA46cのマッピングを記憶したRAM46bあるいはROMと、FPGA46cに対するデータの入出力を制御するインタフェース46dと、RAM46bに記憶されたマッピング情報およびインタフェース情報をFPGA46cおよびインタフェース46dに供給して、それらの構成あるいは状態を定義するコンフィグレーション制御部46aとを備えている。

10

15

20

25

本例のデータ処理装置40においては、フェッチユニット42がデータフロー指定命令を含む命令セットをフェッチする工程を行い、さらに、DFDEC42bがデータフロー指定ユニットとして機能し、データフロー指定工程を含む制御を行う。すなわち、データフロー指定命令をデコードし、DFU45の各々のDPU46のコンフィグレーション制御部46aを介してDPU46のインタフェース46dを指定する。したがって、データフロー指定命令25により、DFU45のDPU46のコネクションを制御することが可能となり、複数のDPU46によって構成されるデータパスをフレキシブルにプログラムレベルで制御できる。

図12(a)では、12個のDPU46により2つのデータパス47aおよび47bを構成したのに対し、DPU46のインタフェースを変更することにより図12(b)に示すように12個のDPU46により、図12(a)とは異なるデータ処理を実行可能な1つのデータパス48を構成することができる。複数のDPU46により構成可能なデータパスはこれに限定されるものでなく、データフロー指定命令により3つ以上のデータパスをソフトウェアを用いてデータ処理装置40のDFU45に定義することも可能である。というに、余剰のDPU46があれば、それによって適当なデータパスを設定することにより他のデータ処理装置により使用させることも可能である。

また、DPU46を組み合わせてデータパスを構成あるいは変更する処理は、他のデータパスにおけるデータ処理を中断させずに、あるいは、組込プロセッサ43における処理を中断させずに行うことが可能である。さらに、FPGA46cにおける処理内容の変更を伴わなければ、インタフェース46dの設定を変えるだけでデータパスを動的に変更することができる。また、DPU46の処理内容を変える場合も、ある程度回路規模の小さなFPGA46cを採

WO 01/16711 PCT/JP00/05849

21

用することによりマッピングしなおすために要する時間を短縮することができる。したがって、データ処理装置40の処理対象となるアプリケーションのデータ処理に合致するデータパスをプログラムによりフレキシブルに構築し、そのデータ処理を極めて高速に実行することが可能となる。しかしながら、現状のFPGAでは、上述したように数クロック~数十クロック単位でマッピングするためには、たれに数クロックあるいは10数クロック程度も先行して指示する必要があるので、データフロー指定命令をとる必要があるなどの制限が多くなる。

5

10

15

20

25

図13に、図1に示したXフィールド11およびYフィールド12を備えた命令セット10によりデータフローを定義することができる複数の処理ユニット(テンプレート)を備えたデータ処理装置の概略構成を、システムLSI50のイメージで示してある。このシステムLSI50は、データの処理動作を行うプロセッサ領域51の処理を制御するプログラム18が格納されたコードRAM52と、その他の制御情報あるいは処理用のデータを記憶し、さらに、一次的なワーク領域ともなるデータRAM53とを備えている。プロセッサ領域51は、プログラムの理のデータを値えている。プロセッサ(FU)55と、多目的な処理を行う汎用的なデータ処理ユニット(FU)56と、データフロー方式でデータを処理することができるデータフロー処理ユニット(DFU)57とを備えている。

本例のLSI50は、1つの命令セット10に1組のXフィールド11およびYフィールド12を含んだプログラムコードをデコードして処理を実行できるようになっている。このため、FU55は、フェッチした命令セット10のXフィールド11の命令を格納でき

WO 01/16711 PCT/JP00/05849

22

るフェッチレジスタ(FR(X)) 61 x と、Yフィールド12の命令を格納できるフェッチレジスタ(FR(Y)) 61 y とを備えている。また、FR(X) 61 x にラッチされた命令をデコードする X デコーダ 62 x と、FR(Y) 61 y にラッチされた命令をデコードする Y デコーダ 62 y とを備えている。また、これらのデコーダ 62 x および 62 y のデコード結果により次の命令セットのアドレスが格納され、プログラムカウンタとして機能するレジスタ(PC) 63 を備えている。したがって、コードRAM 52 に格納されているプログラムの所定のアドレスから次の命令セットを随時フェッチすることができる。

5

10

15

20

25

本例のLSI50においては、Xデコーダ62xが上述した第1 の実行制御ユニット32としての機能を果たす。また、Yデコーダ 62 yが第2の実行制御ユニット33、すなわち、データフロー指 定ユニットとしての機能を果たす。したがって、Yデコーダ62y が、命令セット10のYフィールド12に記述されたデータフロー 命令をデコードし、それに基づきDFU57の処理ユニットの入出 カインタフェースを設定してデータパスを構成する、本発明のデー タフロー指定工程を実行する。このため、図13に示したデータ処 理装置50の制御では、フェッチユニット55において、処理ユ ニットの入力および/または出力インタフェースを、その処理ユ ニットにより処理を実行する時期とは独立して指示するデータフロ 一指定命令25をフェッチする工程が行われ、さらに、Yデコーダ 62 y において、データフロー指定命令25をデコードし、処理ユ ニットの入力および/または出力インタフェースを設定し、複数の 処理ユニットによるデータパスを構成するデータフロー指定工程が 行われる。

多目的ALU56は、図5で説明した演算ユニット(ALU)34と、このALU34の入出力のデータを格納するレジスタ群35とを備えている。FU55でデコードされた命令がALU34の実

10

15

20

25

行命令と準備情報であれば、Xデコーダ62xでデコードされた信号φxと、Yデコーダ62yでデコードされた信号φyは多目的ALU56に供給され、上記にて説明したようにALU34における処理が実行される。

DFU57は、様々な処理を行うデータフローあるいは疑似データフローを構成するための複数のテンプレート71が配置されたテンプレート領域72を備えている。それぞれのテンプレート71は、図9および図10に基づき説明したように、演算処理ユニット(ALU)などのような特定のデータパスあるいはデータフローとしての機能を備えている処理ユニット(処理回路)である。そして、Yフィールド12に準備情報として記述されたデータフロー指定命令25をYデコーダ62yがデコードし、その信号φyにより、DFU57の処理ユニットであるテンプレート71それぞれのインタフェースと処理内容を規定することができる。

したがって、これらのテンプレート71の接続および処理内容を ソフィールド12に記述したデータフロー指定命令25によって変 更することが可能である。このため、これらのテンプレート71の 組み合わせにより、テンプレート領域72に特定のデータ処理に適 したデータパスをプログラム18のデータフロー命令25によりフレキシブルに構成することが可能となる。したがって、プロセッサ 51の中に、特定の処理のための専用回路が設けられた状態となり、 そこでの処理をプログラムカウンタの制御から外れて実行することができる。すなわち、データフロー指定命令25によりテンプレート71の入出力と処理内容を変更することができるので、本例のプロセッサ51はソフトウェアを用いてハードウェアを随時、特定のデータ処理に適した構成に変更することができる。

図14(a)に示したように、本例のプロセッサ51のDFU57で入力データφinに処理を施して出力データφου tにする場合、たとえば、図14(b)に示すように、テンプレート1-1、

WO 01/16711 PCT/JP00/05849

1-2および1-3を直列に繋いであるデータ処理を行うようにテンプレート71のインタフェースをデータフロー指定命令25で設定することができる。同様に、テンプレート領域72の他のテンプレート71に対してもそれらのインタフェースをセットして複数のテンプレート71を適当に組み合わせてデータパスあるいはデータフローを構成することが可能であり、テンプレート領域72に入力データφinの処理に適した専用処理ユニットあるいは専用データパス73を複数個、プログラム18により随時構築できる。

5

10

15

20

25

一方、入力データφinに対する処理が変わったときは、図14 (c)に示すように、データフロー指定命令25によりテンプレート71の間の接続を変えることが可能である。すなわち、データフロー指定命令25をYデコーダ62yがデコードし、該当するテンプレート71のインタフェースを変更することができる。このようなYデコーダ62yとしての制御(データフロー指定工程)により、テンプレート1-1、2-nおよびm-nを直列に接続して、他の異なる処理を実行するのに適した1つあるいは複数のデータパス73をテンプレート領域72に構築することが可能である。

これらのテンプレート 7 1 は、図 1 4 に示した組み合わせに限らず、図 1 2 に示したような組み合わせにすることも可能であり、テンプレート 7 1 を単独で、あるいは複数のテンプレート 7 1 を組み合わせて構成された処理ユニットは、並列して実行される他の処理あるいは他のプログラムに割り当てることも可能である。複数のプロセッサ 5 1 が適当なバスで接続されていれば、他のプロセッサ 5 1 が主として行っているデータ処理のためにテンプレート 7 1 を組み合わせたトレイン(データパス) 7 3 を構成することも可能であり、テンプレート 7 1 というデータ処理資源を極めて有効に活用することができる。

さらに、ANDやORなどの単純な論理ゲートから構成する必要があり、これらの単純な論理ゲートの実現をもカバーする目的のF

10

15

20

25

PGAとは異なり、本発明に係るテンプレート71は、ALUなどとしての機能あるいは論理ゲートを基本的に備えた特定のデータパスを内部に実装する、より高いレベルのデータ処理ユニットである。そして、データフロー指定命令25により、テンプレート71のインタフェースを定義する、あるいは再定義することにより、それらの組み合わせを変えて特定の処理に適したさらに大きなデータパスを構成している。さらに、データフロー指定命令25によりテンプレート71で実行する処理内容を定義できるが、その際も、テンプレート71の内部のALUあるいは他の論理ゲートなどの接続を変更することで、テンプレート71の内部データパスの一部を選択する形で、テンプレート71で実行する処理内容を定義するようにしている。

したがって、本例のテンプレート71が複数配置されたDFU57のハードウェアを特定のデータ処理に適した構成に変更するときには、FPGAのようにチップ全体を、あるいは限定された論理ブロック単位でもマッピングしなおす必要はなく、テンプレート71あるいはテンプレート領域72に予め設けられたデータパスを切り替えたり、それらの一部を選択することによりに、予め用意されたALUあるいは論理ゲートを用いて所望のデータパスを実現することができる。すなわち、テンプレート71の内部では論理ゲートのコネクションを必要な範囲で設定しなおし、テンプレート71の間でもそのコネクションを必要な範囲で設定し直すだけでよい。このため、極めて短時間に、クロック単位で、ハードウェアを特定のデータ処理に適した構成に変更することができる。

さらに、論理ゲートが内蔵されていないFPGAは、極めて汎用的である反面、特定のアプリケーションの機能を実現するロジック回路を形成するためには無駄となる配線も多く、冗長で信号経路も短くはならない。したがって、実行するアプリケーションに特化したASICに対して実装面積が大きくなり、また、AC特性も劣化

WO 01/16711 26

5

10

15

20

25

する。これに対し、予め適当な論理ゲートを内蔵している本例のテンプレート71を採用したプロセッサ51では、FPGAのように膨大な無駄な領域が発生するのを防止でき、AC特性も改善することができる。したがって、テンプレート71をベースとした本例のデータ処理ユニット57は、ハードウェアをプログラムで変更可能なリコンフィグラブルな構成の処理装置であり、FPGAを採用した処理装置に対し、より高いレベルでソフトウェアのフレキシビリティとハードウェアの高速性とを備えたデータ処理装置を提供することができる。

PCT/JP00/05849

そして、本例のテンプレート71は、適当な論理ゲートを予め内 蔵しているので、特定のアプリケーションの処理を実現するために 必要な論理ゲートを適当な実装密度で実現することができる。この ため、テンプレート71を用いたデータ処理ユニットは経済的であ る。また、FPGAでデータ処理装置を構成した場合には、実装密 度の低下をカバーするために、論理を再構成するプログラムのダウ ンロードを頻繁に行うことを検討する必要があり、そのための時間 も処理速度が低下する原因となる。これに対し、本例のテンプレー ト71を用いたプロセッサ51では、実装密度が高いので、その低 下をカバーする必然性は減少し、実装密度の低下を補償するために ハードウェアを再構成する要求は少なくなる。そして、ハードウェ アの再構成もクロック単位で制御することができる。これらの点で も、FPGAをベースとしたリコンフィグラブルな処理装置と異な り、ハードウェアをソフトウェアにより再構築できる処理装置で あって、コンパクトで実行速度の速いデータ処理装置を提供するこ とができる。

さらに、図13に示したDFU57は、テンプレート領域72に配置されたテンプレート71のインタフェースおよび処理内容(以降においてはコンフィグレーションデータ)を一括して定義あるいはセットすることができるコンフィグレーションレジスタ(CRE

10

15

20

25

G) 75と、そのCREG 75にセットする複数のコンフィグレーションデータCi(iは適当な整数を示す、以下においても同様である)を記憶したコンフィグレーションRAM(CRAM) 76を備えている。そして、データフロー指定命令25として「DFSET Ci」といった命令が用意されており、Yデコーダ62yがこの命令をデコードすると、CRAM 76に記憶されているコンフィグレーションデータCiの中から所望のデータがCREG 75にロードされる。その結果、テンプレート領域72に配置された複数のテンプレート71のコンフィグレーションを一括して変更できる。あるいは、複数のテンプレート71からなる処理ブロック単位でそのコンフィグレーションを変更することができる。

また、DFLWIあるいはDFLWCといった上記のようなデータフロー指定命令25をYデコーダ62yがデコードすることにより、個々のテンプレート71のコンフィグレーションを設定あるいは変更することも可能である。したがって、本例のDFU57では、多くの情報が必要となる複数のテンプレート71のコンフィグレーションを1命令で変更することが可能であり、命令効率がよく、さらに、再構成のために消費される時間が短縮されている。

さらに、本例のDFU57は、CRAM76にブロック単位でコンフィグレーションデータをダウンロードするコントローラ77を備えている。また、データフロー指定命令25として「DFLOAD BCi」が用意されており、Yデコーダ62yがこの命令をデコードすると、データRAM53などに予め用意されている多数のコンフィグレーションデータ78の中から、進行中の処理あるいは今後発生するであろう処理のためのコンフィグレーションデータCiを予めコンフィグレーションメモリであるCRAM76にダウンロードしておくことができる。このような構成によりCRAM76に小容量の高速な連想メモリなどを採用することが可能となり、さらに短時間でハードウェアをフレキシブルに変更することができる。

10

20

図15に、テンプレート71の一例を示してある。このテンプレート71は、DFU57に用意されたデータフローRAM(DFRAM)79を介して他のテンプレート71とデータを交換することができる構成となっており、I/Oインタフェース81を介して他のテンプレート71の処理結果が入力キャッシュ82a~82dに入力され、処理された結果が出力キャッシュ83a~83dに出力される。このテンプレート71は、これらの入力キャッシュ82a~82dに各々ストアされたデータA、B、CおよびDに対したお果は出力キャッシュ83bに、比較したお果は出力キャッシュ83cにストアすることができるデータパス8年は出力キャッシュ83cにストアすることができるデータパス8年は出力キャッシュ83cにストアすることができるデータパス8年は出力キャッシュ83cにストアすることができるデータパス8年は出力キャッシュ83cにストアすることができるデータパス8年は出力キャッシュ83cにストアすることができるデータパス81およびDFRAM79を介して他のテンプレート71の処理結果は、再び1/Oインタフェース81およびDFRAM79を介して他のテンプレートに出力される。

IF A == ?

15 THEN (C+B)==D

ELSE
$$(C-B)==D$$
 $\cdot \cdot \cdot (A)$

このテンプレート71は、独自のコンフィグレーションレジスタ84を備えており、このレジスタ84に格納されるデータによって複数のセレクタ89を制御し、制御部85、加算器86、比較器87などの論理ゲートに入力する信号を選択することができる。したがって、テンプレート71は、コンフィグレーションレジスタ84のデータを変更することにより、データパス88の一部を用いた処理も可能であり、たとえば、制御部85を用いずに、以下のような処理を実行させることも可能である。

$$(B+C)==D$$

$$(B-C)==D \qquad \cdot \cdot \cdot (B)$$

また、同様にコンフィグレーションレジスタ84のデータを変えることにより、このテンプレート71は、データパス88の一部を用いて、制御部85による条件判定回路、加算器86を用いた加減

WO 01/16711

5

10

15

20

25

演算回路、比較器87を用いた比較回路としても使用することができる。これらの論理ゲートはテンプレート71に予め作りこまれた専用回路で構成されているので、回路構成としても、処理時間としても無駄がない。そして、入力および出力データのコンフィグレーションは、コンフィグレーションレジスタ84によって制御されるインタフェース81により変更することが可能であり、所望のデータ処理を行うデータフローの全部あるいは一部を、本例のテンプレート71で処理することができる。

このテンプレート71は、さらに、独自のコンフィグレーションレート71は、さらに、独自のコンフィグレーションレジスタ84のデータを上述したCREG75からのデータと、データフロー指定コニットとして機能するFU55のYデコーダのことも書き換えよりのであり、その選択はYデコーダ62yからの信号によりである。すなわち、上述したようなテンプローをであるいはこのYデコーが62yがあるいはこのYデコーが62yがあるいはこのYデコーが62yがあるいはこのアコーが多る。さられたコンフィグレーションは、デフーができる。さられたコンフーがのテンプロー指定などにしたがって、他のテンプレートと共に「ローションにしたがって、他のテンプレートと共に「ローションである」データを設定できるので、テンプレート71の特定のデータでカータを設定できるので、テンプレート71の特定のデータのアータを設定できるので、テンプレート71の特定のデータを設定できるので、テンプレート71の特定のデータのアータを設定できるので、テンプレート71の特定のデータのアータを設定できるので、テンプレート71の特定のデータのデータを設定できるので、テンプレート71の特定のデータのアータを設定できるので、テンプレート71の特定のデータである。

このため、テンプレート71を個別でもグループあるいはブロック単位でもデータフロー指定命令25によってコンフィグレーションを変え、プロセッサ51のデータパスをフレキシブルに構成することができる。


テンプレート71の構成は本例に限定されるものではなく、他の データ処理を実現可能なように論理ゲートを組み合わせた、適当な

10

15

20

25



搭載したシステムLSI50により、プログラムで処理を記述する

のと同様に柔軟にハードウェアを変更し、高速処理あるいはリアル

アプリケーションの変更や仕様変更などに対して柔軟に対応でき、

仕様変更などに伴い処理性能が低下することも防止できる。

タイム処理が可能な高性能のLSIを提供することができる。また、

システムLSI50を開発あるいは設計する時点で、システムLSI50を用いて実行するアプリケーションの概要が判明している場合には、そのアプリケーションの処理に適した構成のテンプレート領域72を構成することが可能であり、より多くのデータ処理をデータフロー型の処理で実行し、処理性能を高めることが可能である。汎用的なLSIを提供する場合には、浮動小数点演算、乗除算、画像処理などの汎用のアプリケーションで多く発生する処理に適したテンプレートを中心にテンプレート領域72を構成することが可能である。

このように、本発明にかかる命令セットおよび制御ユニットにより、様々な処理を行うデータフローあるいは疑似データフローを備えたLSIを提供することが可能であり、ソフトウェアを用いてデ

10

15

20

25

ータフローを実行するハードウェアを随時、特定のデータ処理に適した構成に変更できる。また、上記に説明した、テンプレートの組み合わせによりデータフロー型の処理を実行するアーキテクチャ、すなわち、DFU57あるいはテンプレート領域72は、Xフィールド11およびYフィールド12を備えた命令セット10とは独立して制御ユニットやプロセッサに組み込むことが可能である。そして、FPGAよりも高速処理が可能であり、ハードウェアの変更に係る時間も短く、AC特性も良いデータ処理装置を提供できる。

また、本例のDFU57あるいはテンプレート領域72を、従来型の汎用の組込プロセッサ、すなわち、ニーモニックなコードで動作するプロセッサと共に組み込んでシステムLSIを構成することも可能であり、テンプレート71で対応できない処理は、汎用のプロセッサで処理することができる。しかしながら、従来のプロセッサでは、分岐のペナルティや、演算処理のためのレジスタを準備するためにクロックを消費するなどの問題があることは上述した通りであり、本例のX-Yフィールドを備えた命令セット10をデコードして実行できるプロセッサ51のような形態が望ましい。

さらに、本例のプロセッサ 5 1 および命令セット 1 0 であれば、 ソフィールド 1 2 を用い、他の処理と並列して、DFU 5 7 のコンフィグレーションをデータ処理を実行する前に設定あるいは変更することが可能であり、処理効率およびプログラム効率の面で優れている。従来のニーモニックな命令コードと、データフロー型の命令コードとを 1 つの命令セットに記述することによりプログラム効率を高めることも可能である。しかしながら、本例の命令セット 1 0 のソフィールド 1 2 の機能は、データフロー型の命令コードを記述するだけでないことは上述したとおりである。

また、本発明に係るプロセッサは、Yフィールド12により実行に先立って物理的なデータパスの構成を変えることができる。これに対し、従来のプロセッサでは、複数のマルチプロセッサ間の接続

10

15

20

方法が、共有メモリ等を通す方法しか存在せず、アイドル状態のプロセッサが存在しても、その内部のデータ処理ユニットを外部から利用する方法が無かった。本発明にかかる制御ユニットにおいては、適当なデータフローを設定することにより、余っているハードウェアを他の制御ユニットにより使用するといったことも可能となる。

さらに、副次的な効果として、命令実行シーケンスの効率化と内部データパスの独立性の確保と自由度(流用度)の向上により、本発明にかかる制御ユニットあるいはそれを用いたプロセッサにおいては、実行するハードウェアに余裕さえあれば、全く性質の異なるコンテキストの命令シーケンスを同時に供給しても問題無く実行することが可能となる。

更に、現在、ハードウェアとソフトウェアの強調設計によるメットが盛んに指摘されるようになったが、本発明による命令するアルゴリズムやデータ処理を許されるハードウェア・コストを最かという事に対しする1つの回答をしている。例えば、ハードウェア・コストを最小に抑制しない。他能向上に貢献可能なデータパス(データフロー)を、合ったのデータパスに関する構成結果情報である本発明にかかる命令のデータパスに関する構成結果情報である本発明にかかる命令ハードウェア構成情報およびデータ処理を実行するシーケンス情報というであるいであるかけが、新しいデータがあるかけ、新しいがであるかけ、新しいタイプの組み合わせ結果、すなわち、新しいデータを定義するソフトウェアを導き、極めて無駄の少ない最適解を提供することが可能となる。

25 また、従来は、ハードウェア構成が要素化され難いために、その相互の組み合わせ自体の柔軟性が無く、基本的には、性能を上げるために1つ新規のデータパスを追加するというようなやり方が主流であった。そして、性能向上のための情報蓄積の点でも、実際にそれを実現する上で必要となるハードウェア情報の追加という観点で

10

15

20

も、数値化し難くデータベース化することは困難であった。これに 対し、本発明によれば、ある程度コンパクトなデータパスをいくつ かテンプレート的に用意しておき、そのデータパス間の組み合わせ を指示して、データフロー型の処理に持ち込むことにより高性能化 を図ることが可能である。そして、極めて細かい単位でのハード ウェアとソフトウェアとの連携の見積もりが容易となる。また、ハ ードウェアとソフトウェアのトレードオフ情報を蓄積することも可 能で、データパス単位でその組み合わせの可能性が、処理性能に対 する貢献度と密接に結びつくことになる。したがって、ハードウェ アとソフトウェアの緊密な実行性能データや処理要求に応じた性能 コストの正確な見積もりを蓄積することが可能となる。もちろん、 これらのデータパスは主要な処理あるいは汎用的な処理の実行を停 止させないで実現することも可能となるため、性能要求に対して、 何をどれだけどのように追加すれば、どのような結果が期待出来る ということを、純粋に過去に蓄積された本発明にかかる命令セット およびハードウェアのデータから予測する事が可能とする。

これは、現在行われている設計コストや仕様策定コストの著しい低減に貢献するだけで無く、次の新しい設計に対して、新規に追加すべきハードウェアとソフトウェアのトレードオフを必要最小限で完了させる事に貢献する。また、処理形態に応じて、内部のデータパスを外部へ貸し出しする事も容易にする為、ハードウェアのリソースシェアリング化が可能となり、複数の本発明にかかるモジュール(DAP/DNAモジュール)の間で並列処理化を極め、コンパクトなハードウェアで実現する事が可能となる。

25 なお、上記に示したデータ処理装置および命令セットなどは、本 発明の一例に過ぎず、たとえば、データ処理装置においては、コー ドRAMあるいはデータRAMなどを外部のRAMあるいはROM としたり、これらに加えて外部のDRAMあるいはSRAMなどと のインタフェースを設けることも可能である。さらに、外部の他の WO 01/16711 PCT/JP00/05849

デバイスと接続するための入出力インタフェースなど、システムLSIなどのデータ処理装置として公知の機能を備えたデータ処理装置も本発明に含まれる。したがって、本発明は以下の請求の範囲の記載により理解および把握され、それらの請求の範囲に含まれる変形例は全て本発明の範囲に含まれる。

以上に説明したように、本発明においては、データフロー指定命 令により複数の処理ユニットのインタフェースを変更することによ りデータパスをプログラムによりフレキシブルに組替え可能として いる。したがって、複雑なデータ処理に対し、それらのデータ処理 に特化した多種多様な専用回路を用いなくても、それぞれのデータ 処理をフレキシブルに、ハードウェアにより高速に実行することが できる。さらに、特定のデータパスを予め備えたテンプレートを処 理ユニットとして採用することにより、性能向上に貢献可能なデー タパス(データフロー)をテンプレートという資産と、それを使用 する命令セットという資産で蓄積できる。さらに、その後に追加さ れるハードウェア構成情報およびデータ処理を実行するシーケンス 情報に基づき随時更新し最適解を求めるようにすることができる。 したがって、従来存在したアプリケーション間の資産の共有化とハ ードウェア資産の共有化、及び高性能化に対する適切なハードウェ ア投資がより健全な方向へ向かい、ネットワーク化社会を構築する 上でのテクノロジー・インフラとしても大きく貢献可能となること が期待できる。

25 産業上の利用可能性

5

10

15

20

本発明のデータ処理装置は、様々なデータ処理を実行可能なプロセッサあるいはLSIなどとして提供することが可能であり、電子素子の集積回路のみならず、光素子、さらには電子素子および光素子を集積した光集積回路装置にも適用することができる。特に、本

発明の命令セットを備えた制御プログラムおよびデータ処理装置においては、データ処理を柔軟に、そして高速に実行できるので、ネットワーク処理や、画像処理などの高速性およびリアルタイム性能を要求されるデータ処理装置に好適なものである。

15

20

請 求 の 範 囲

- 1. 複数の処理ユニットを有するデータ処理装置を制御するプログラム製品であって、少なくとも1つの前記処理ユニットの入力および/または出力インタフェースを、前記処理ユニットにより処理を実行する時期とは独立して指示し、前記処理ユニットにより構成されるデータパスを定義するデータフロー指定命令を有するプログラム製品。
- 10 2. 前記データフロー指定命令は、前記処理ユニットの処理内容 を規定可能である、請求項1のプログラム製品。
 - 3. 前記処理ユニットは、特定の内部データパスを備えており、 前記データフロー指定命令は、前記内部データパスの一部を選択可 能である、請求項1のプログラム製品。
 - 4. 前記データフロー指定命令は、複数の前記処理ユニットにより構成される処理ブロックの入力および/または出力インタフェースを規定可能である、請求項1のプログラム製品。

5. 前記データ処理装置は、前記処理ブロックの入力および/または出力インタフェースを規定する複数のコンフィグレーションデータを格納したメモリを有し、

前記データフロー指定命令は、前記メモリに格納された前記複数 25 のコンフィグレーションデータの1つを選択し、前記処理ブロック の入力および/または出力インタフェースを変更可能である、請求 項4のプログラム製品。

6. 処理ユニットを有するデータ処理装置を制御するプログラム

10

15

であって、少なくとも1つの前記処理ユニットの入力および/または出力インタフェースを、前記処理ユニットにより処理を実行する時期とは独立して指示し、前記処理ユニットにより構成されるデータパスを定義するデータフロー指定命令を有するプログラムが記録されている記録媒体。

- 7. 処理ユニットを有するデータ処理装置を制御するプログラム製品であって、少なくとも1つの前記処理ユニットの入力および/または出力インタフェースを、前記処理ユニットにより処理を実行する時期とは独立して指示し、前記処理ユニットにより構成されるデータパスを定義するデータフロー指定命令を有するプログラムが埋め込まれている伝送媒体。
- 8. 入力および/または出力インタフェースを変更可能な複数の 処理ユニットと、

少なくとも1つの前記処理ユニットの入力および/または出力インタフェースを、前記処理ユニットにより処理を実行する時期とは独立して指示するデータフロー指定命令をフェッチ可能なユニットと、

- 20 前記データフロー指定命令をデコードし、前記処理ユニットの入力および/または出力インタフェースを設定し、複数の前記処理ユニットによるデータパスを構成可能なデータフロー指定ユニットとを有するデータ処理装置。
- 25 9. 前記データフロー指定ユニットは、前記データフロー指定命令により、前記処理ユニットの処理内容を変更可能である、請求項8のデータ処理装置。
 - 10. 前記処理ユニットは、特定の内部データパスを備えている、

10

請求項8のデータ処理装置。

- 11. 前記処理ユニットは、少なくとも1つの論理ゲートと、この論理ゲートと入出力インタフェースを接続する内部データパスとを備えている、請求項10のデータ処理装置。
- 12. 前記データフロー指定ユニットは、前記データフロー指定命令により、前記処理ユニットの前記内部データパスの一部を選択可能である、請求項10のデータ処理装置。
- 13. 前記データフロー指定ユニットは、前記処理ユニットのインタフェースを管理するスケジューラとしての機能を備えている、 請求項8のデータ処理装置。
- 14. 前記データフロー指定ユニットは、前記データフロー指定 命令により、複数の前記処理ユニットにより構成される処理ブロッ クの入力および/または出力インタフェースを変更可能である、請 求項8のデータ処理装置。
- 20 15. 前記処理ブロックの入力および/または出力インタフェースを規定する複数のコンフィグレーションデータを格納したメモリを有し、

前記データフロー指定ユニットは、前記データフロー指定命令により前記メモリに格納された前記複数のコンフィグレーションデー タの1つを選択し、前記処理ブロックの入力および/または出力インタフェースを変更可能である、請求項14のデータ処理装置。

16. 入力および/または出力インタフェースを変更可能な複数 の処理ユニットを有するデータ処理装置の制御方法であって、

25

少なくとも1つの前記処理ユニットの入力および/または出力インタフェースを、前記処理ユニットにより処理を実行する時期とは 独立して指示するデータフロー指定命令をフェッチする工程と、

前記データフロー指定命令をデコードし、前記処理ユニットの入力および/または出力インタフェースを設定し、複数の前記処理ユニットによるデータパスを構成するデータフロー指定工程とを有するデータ処理装置の制御方法。

- 17. 前記データフロー指定工程では、前記データフロー指定命 つったより、前記処理ユニットの処理内容を変更可能である、請求項 16のデータ処理装置の制御方法。
- 18. 前記処理ユニットは、特定の内部データパスを備えており、 前記データフロー指定工程では、前記データフロー指定命令によ り、前記処理ユニットの前記内部データパスの一部を選択可能であ る、請求項16のデータ処理装置の制御方法。
- 19. 前記データフロー指定工程では、前記処理ユニットのインタフェースを保持するスケジュールも管理する、請求項16のデータ処理装置の制御方法。
 - 20. 前記データフロー指定工程では、前記データフロー指定命令により、複数の前記処理ユニットにより構成される処理ブロックの入力および/または出力インタフェースを変更可能である、請求項16のデータ処理装置の制御方法。
 - 21. 前記データ処理装置は、前記処理ブロックの入力および/ または出力インタフェースを規定する複数のコンフィグレーション データを格納したメモリを有し、

WO 01/16711 PCT/JP00/05849


40

前記データフロー指定工程では、前記データフロー指定命令により、前記メモリに格納された前記複数のコンフィグレーションデータの1つを選択し、前記処理ブロックの入力および/または出力インタフェースを変更可能である、請求項20のデータ処理装置の制御方法。

5


WO 01/16711 PCT/JP00/05849

1 / 1 4



X

2 / 1 4



WO 01/16711 PCT/JP00/05849

3 / 1 4

図3





図 4







WO 01/16711 PCT/JP00/05849

4 / 1 4

図 5





6 / 1 4

1CLK 1CLK 1CLK 1CLK 1CLK MOVE R3, #START.
ADD R3,R3,#0001.
JYES LEXIT.
JYES LOOP.
JMP LOOP. MOVE R0, #00000000H"

MOVE R1, [R3]"

CMP EQ, R1, #END"


CMP H1, R0, R1"

MOVE R0, R1" LNEXT: LOOP:

X

42


7 / 1 4



8 / 1 4

1CLK 1CLK 1CLK 1CLK 1CLK ; walt for the termination of above data processing. DP1.R3, DP1.R3, #0001 MOVE DPI.R3, #START get themax data in the search table R1, #NEXT_JOB ADD CALL FUNC_ABCD LDMAX, DP1.R0, DP1.R0, DP1.R1 DP1.R0, #000000000H" STOP.EQ DPI.R1, #END. MOVE DP1.R1, [R3]" RO, #012345678" DFLW, DP1 RO, DP1.RO R5, R2, R3" DFLWC = MOVE START DFLWI = MOVE <u>図</u> R0,R1 DFLWC = DFLWT = DFLWS = MOVE WAIT MOVE ADD CMP 25~


9 / 1 4




<u>図</u>


1 0 / 1 4

図11




1 1 / 1 4






1 2 / 1 4

図13




WO 01/16711 PCT/JP00/05849

1 3 / 1 4



14/14

図15



•

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP00/05849

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G06F 9/30, G06F 9/38				
	to International Patent Classification (IPC) or to both nat	ional classification and IPC		
	OS SEARCHED			
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G06F 9/30-9/38, G06F15/16-15/177				
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1992-1996 Toroku Jitsuyo Shinan Koho 1994-2000 Kokai Jitsuyo Shinan Koho 1971-2000 Jitsuyo Shinan Toroku Koho 1996-2000				
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)				
C. DOCL	JMENTS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where app	1 1 /	Relevant to claim No.	
A	JP, 6-309285, A (Fujitsu Limite 04 November, 1994 (04.11.94), Full text, all drawings (Family		6,8-21	
A	JP, 10-260832, A (Hitachi, Ltd. 29 September, 1998 (29.09.98), Full text, all drawings (Family		6,8-21	
A	JP, 7-319692, A (Fuji Electric 08 December, 1995 (08.12.95), Full text, all drawings (Fami		6,8-21	
Further documents are listed in the continuation of Box C. See patent family annex.				
* Special categories of cited documents: document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family		
	actual completion of the international search November, 2000 (13.11.00)	Date of mailing of the international sear 21 November, 2000 (2		
	Name and mailing address of the ISA/ Japanese Patent Office Authorized officer			
-		Telephone No.		





International application No.

PCT/JP00/05849

Box I Observations where certain claims were found unsearchable (Continuation of item 1 of first sheet)
This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:
1. Claims Nos.:
because they relate to subject matter not required to be searched by this Authority, namely:
2. Claims Nos.: 1-5,7
because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:
 The inventions of claims 1-5 relate to a program product. However the term "product" that cannot be technically clearly defined is used, and therefore
the inventions cannot be definitely grasped.
3. Claims Nos.:
because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Box II Observations where unity of invention is lacking (Continuation of item 2 of first sheet)
This International Searching Authority found multiple inventions in this international application, as follows:
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
1. As all required additional search fees were timely paid by the applicant, this international search report covers all searchable
claims.
2. As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of any additional fee.
of any additional lee.
3. As only some of the required additional search fees were timely paid by the applicant, this international search report covers
only those claims for which fees were paid, specifically claims Nos.:
4. No required additional search fees were timely paid by the applicant. Consequently, this international
4. No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:
,
Remark on Pr test
No protest accompanied the payment of additional search fees.





International application No.

PCT/JP00/05849

Continuation of Box No.I-2 of continuation of first sheet (1)

	· .	
	· ·	
•	• • •	



国際調査報告

国際出願番号 PCT/JP00/05849

					
A. 発明の属する分野の分類(国際特許分類 (IPC))					
IntC	Cl' G06F 9/30, G06F 9/3	8			
B. 調査を行					
	め小限資料(国際特許分類(IPC))				
1	C1' G06F 9/30-9/38, G06	SF15/16-15/177			
Int	C1 G00F 5/30-5/38, G06	3713/16-13/177			
E					
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新家公報 1992-1996年					
日本国	実用新案公報 1992-1996年 公開実用新案公報 1971-2000年				
	登録実用新案公報 1994-2000年				
日本国	実用新案登録公報 1996-2000年 				
国際調査で使用	用した電子データベース(データベースの名称、	調査に使用した用語)			
	- 1 ET 1 A 1 - W	 	·		
C. 関連する 引用文献の	ると認められる文献		関連する		
カテゴリー*	引用文献名 及び一部の箇所が関連すると	きは、その関連する箇所の表示	請求の範囲の番号		
A	JP, 6-309285, A (富士	通株式会社)	6, 8-21		
	4. 11月. 1994 (04. 11.		·		
	全文全図、(ファミリーなし)				
		4. mail 44. mags			
A	JP, 10-260832, A (日		6, 8-21		
	29.9月.1998 (29.09) 全文全図、(ファミリーなし)	. 98)			
ļ.	全文主図, (ファミリーなし)				
X C欄の続	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。		
* 引用文献(のカテゴリー	の日の後に公表された文献			
「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であっ					
もの 出願と矛盾するものではなく、発明の原理又は理 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの			発明の原理又は理論		
以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみでき			当該文献のみで発明		
「L」優先権主張に疑義を提起する文献又は他の文献の発行の新規性又は進歩性がないと考えられるもの					
日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の11 文献(理由を付す) 上の文献との、当業者にとって自明である組合せ					
ス版(産品を行う) 「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの					
「P」国際出	顧日前で、かつ優先権の主張の基礎となる出願	「&」同一パテントファミリー文献			
国際調査を完	国際調査を完了した日 国際調査報告の発送日				
	13. 11. 00	21.1	1.00		
国際調本機関		特許庁審査官(権限のある職員)	T		
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 伊知地 和之 伊知地 和之					
•	郵便番号100-8915	•			
東京 東京	都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	YMR 3545		

様式PCT/ISA/210 (第2ページ) (1998年7月)

国際調査報告

国際出願番号 PCT/JP00/05849

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP, 7-319692, A (富士電機株式会社) 8. 12月. 1995 (08. 12. 95) 全文全図, (ファミリーなし)	6, 8-21
	·	



国際出願番号 PCT/JP00/05849

第]欄	請求の範囲の一部の調査ができないときの意見(第1ページの2の続き)
佐男8年成しなか	全第3項(PCT17条(2)(a)) の規定により、この国際調査報告は次の理由により請求の範囲の一部について作いった。
1.	請求の範囲は、この国際調査機関が調査をすることを要しない対象に係るものである。 つまり、
2. X	ない国際出願の部分に係るものである。つまり、
	1. 請求の範囲1-5は、プログラム製品であるが、「製品」という技術範囲の明確でない用語を用いているために、請求の範囲1-5に係る発明を明確に把握することができない。
3. 🗌	請求の範囲は、従属請求の範囲であってPCT規則6.4(a)の第2文及び第3文の規定に 従って記載されていない。
第Ⅱ概	発明の単一性が欠如しているときの意見(第1ページの3の続き)
¥π1+ >±	べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。
DATE ME	いるようにこの国际山族に二以上の先明かめるとこの国際調査機関は認めた。
1.	出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求 の範囲について作成した。
2.	追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追 加調査手数料の納付を求めなかった。
3. 🗌	出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納 付のあった次の請求の範囲のみについて作成した。
4.	出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載
	されている発明に係る次の請求の範囲について作成した。
: da den essa	5工数据 4. 用数 4. 内土 4. 克
追川嗣登	手数料の異議の申立てに関する注意追加調査手数料の納付と共に出願人から異議申立てがあった。
Ē	追加調査手数料の納付と共に出願人から異議申立てがなかった。

様式PCT/ISA/210 (第1ページの続葉 (1)) (1998年7月)

第1欄 2. の続き

2. 請求の範囲7は、プログラムが埋め込まれている伝送媒体であるが、そもそも伝送媒体とプログラムの関係を何ら規定するものではなく、伝送しているプログラムでは物としての伝送媒体は特定されないため、請求の範囲7に係る発明を明確に把握できない。